USB接続ロジックアナライザー, Logic Analyzer

※ 仕様・納期・価格等については弊社までお問い合わせください。

お問い合わせメールフォーム (ここをクリックしてください)

※ また, このHPに紹介されている製品以外で取り扱い可能な製品もございます。詳細は弊社までお問い合わせください。仕様は予告なく変更される場合があります。

ロジックアナライザー USB接続

PLAシリーズ - 優れたコストパフォーマンス -

LAP-C Proシリーズ - 高機能モデル -

LAP-Fシリーズ - フラッグシップモデル -

製品仕様の変更により, 筐体がホームページ上の写真と異なる状態で納品されることがあります。この場合は現状を優先いたします。あらかじめご了承ください。

ロジックアナライザー PLAシリーズ - 優れたコストパフォーマンス -

PLAシリーズ仕様

Model	PLA-16128	PLA-32128	PLA-321M	PLA-322
Channels	16	32	32	32
Memory Depth (Per Channel)	128k	128k	1M	2M
Compress Mode Max Equal Depth	128G	128G	1T	2T
Compress Mode Max Record Time(Sec)	640	640	5000	10000

Model PLA-16128, PLA-32128, PLA-321M, PLA-322M 共通仕様

Max Sample Rate	200MS/s
Bandwidth	100MHz
Max CompressionRatio	1 million
Available Channels for Compression	16
Noise Filter	Support hardware glitch filter with 1 or 2 sampling width
Trig Condition	Rising Edge, Failing Edge, Either Edge, High, Low, None
Trig Width	Support trigger condition that signal is greater than or less than specific Width Time
Trig Position	Trigger position can be adjusted for occupying 10% to 90% of memory, and the default value is 10%
Trig Voltage Range	+6V ~ -6V
Trig Voltage Resolution	0.1V
Max Input Voltage	+/-30V
Protocol Decode	I2C, SPI, UART, I2S, PS2, 1-Wire, USB 1.1, S/PDIF, SD 1.1/2.0, CAN Bus,Lin Bus,3-Wire, Microwire, SSI, Miller, Manchester, SM Bus, PM Bus, Modbus,Jtag, DMX512, LPC, SWD, HDLC, RC-5, ESPI, Wiegand, QI, HDMI CEC,MII/RMII/GMII, DALI, GPIB, UNI/O, MIDI, (be on the increase)
OS Support	Windows XP / Vista / Windows 7 / Windows 8.1 (32 & 64) / Windows 10 (32 & 64)
Interface	USB 2.0
Power Source	USB(DC 5V, 500mA)
Dimension	134 x 89 x 24(mm)
Weight	220g

ここまでPLAシリーズ製品の説明

PLAシリーズ製品Topに戻る

ロジックアナライザー USB接続製品Topに戻る

ロジックアナライザー LAP-C Proシリーズ - 高機能モデル -

LAP-C Pro シリーズ仕様

	Model 32256M	Model 32128M	Model 32064M	Model 16064M
サンプリングレート (Timing mode)	2GHz	2GHz	2GHz	1GHz
サンプリングレート (State mode)	250MHz	250MHz	250MHz	250MHz
Acquisition channels	32	32	32	16
Memory per channel	256Mb	256Mb	256Mb	256Mb
Total Memory	8Gb	4Gb	2Gb	1Gb
Memory depth per channel	8ch/1Gb 16ch/512Mb 32ch/256Mb	8ch/512Mb 16ch/256Mb 32ch/128Mb	8ch/256Mb 16ch/128Mb 32ch/64Mb	8ch/128Mb 16ch/64Mb
Phase error	<500 ps	<500 ps	<500 ps	<1 ns

以下はLAP-C Pro シリーズ共通仕様
Certifications: FCC / CE / WEEE / RoHS / REACH
Dimensions: 126 x 95 x 25 mm
Threshold Accuracy: 10mV/step
Threshold Range: -6V ~ +6V
Power supply: USB bus-power (+5V)
Software features: Zooming and panning, Waveform and UI Customization, State list and Waveform view, Packet list, Waveform Navigator, Memory view, Statistic, File Comparison
Operating system: Windows (11/10/8.1/7)
Data transmission: USB 3.0 (compatible with 2.0)
Pattern Generator(Option): I2C, SPI, UART, CAN
More than 120 built-in protocol decoders, DSO connection,
Long-time records: Transfer via USB 3.0 to hard drive to sample for hours or days

ここまでLAP-C Proシリーズ製品の説明

LAP-C Proシリーズ製品Topに戻る

ロジックアナライザー USB接続製品Topに戻る

ロジックアナライザー LAP-F シリーズ - フラッグシップモデル -

LAP-F1-64 (Trigger channels: 64, 仕様詳細へ移動)
LAP-F1-40 (Trigger channels: 40, 仕様詳細へ移動)

LAP-F1-64 仕様

Trigger

6 protocol triggers (hardware)(serial): I2C, I2S, SPI, SVID, UART(RS-232C/422/485), CAN 2.0B

Trigger types: Pattern / Edge / Pulse-Width / Interval

Trigger channels: 64

Trigger delay: Yes

Trigger levels: 256

Trigger pass: 1-65535

Memory
Memory depth per channel (bits) / channels

4M / 40 ch
8M / 16 ch
16M / 8 ch
32M / 4 ch
64M / 2 ch
128M / 1 ch

64M / 40 ch
128M / 16 ch
256M / 8 ch
512M / 4 ch
1G / 2 ch

256M / 40 ch
512M / 16 ch
1G / 8 ch

512M / 40 ch
1G / 16 ch

ここまでLAP-F1-64の個別仕様

LAP-F1-40 仕様

Trigger

6 protocol triggers (hardware)(serial): I2C, I2S, SPI, SVID, UART(RS-232C/422/485), CAN 2.0B

Trigger types: Pattern / Edge / Pulse-Width / Interval

Trigger channels: 60

Trigger delay: Yes

Trigger levels: 256

Trigger pass: 1-65535

Memory
Memory depth per channel (bits) / channels

4M / 64 ch
8M / 32 ch
16M / 16 ch
32M / 8 ch
64M / 4 ch
128M / 2 ch
256M / 1 ch

64M / 64 ch
128M / 32 ch
256M / 16 ch
512M / 8 ch
1G / 4 ch

256M / 64 ch
512M / 32 ch
1G / 16 ch

512M / 64 ch
1G / 32 ch

ここまでLAP-F1-40の個別仕様

LAP-Fシリーズ製品Topに戻る

ロジックアナライザー USB接続製品Topに戻る

以下はLAP-F シリーズ共通仕様

Sampling rate	Internal (Timing)(Asynchronous): max. 1 GHz External (State)(Synchronous): max. 200 MHz (Dual-edge)
General Free Protocols	1-WIRE, CAN 2.0B, IRDA, 3-WIRE, JTAG 2.0, PS/2, I2C (EEPROM 24LCS61/24LCS62), SSI Interface, MANCHESTER, MILLER, SPI Compatible (Atmel Memory), I2C, UART (RS-232C/422/485), SPI, 7-SEGMENT LED, USB 1.1, LCD1602, DIGITAL LOGIC, ARITHMETICAL LOGIC, MICROWIRE, I2C (EEPROM 24L), UP DOWN COUNTER, MICROWIRE (EEPROM 93C), MCU-51 DECODE, General Free Protocols
Active probes / Signals	P120LV, DUT Bandwidth (Max.)：120 MHz, Channels (Max.)：Data 64 ch, Signal Type：Single-Ended Bus, Input Impedance / Capacitance：190 Kohm ± 10% / 4.3 pF ±2 pF, Bus Voltage： VIH：0.6V-5V, Input DC Voltage (Max.): ± 10V P200EM (4 ch + 1 ch (CLK)), DUT Bandwidth (Max.)：200 MHz ．Channels (Max.)：Data 32 ch, Signal Type：Single-Ended Bus, Input Impedance / Capacitance：190 Kohm ± 10% / 4.3 pF ±2 pF, Bus Voltage： VIH：0.6V-5V, Input DC Voltage (Max.): ± 10V
Phase error	< 3 ns
Special software features	Zooming and panning, Waveform and UI Customization, State list and Waveform view, Packet list, Waveform Navigator, Memory view, Statistic, File Comparison
Data transmission	USB 3.0 (compatible with 2.0)
Certifications	FCC / CE / WEEE / RoHS / REACH
Operating system	Windows (11 / 10 / 8.1 / 7)
Dimensions	322 x 180 x 38 mm
Power supply	AC (IN)：100~240V, 50~60Hz DC (OUT)：9V / 5.55A
USB 2.0	N/A